Каталог :: Радиоэлектроника

Курсовая: К155ие9

Содержание

1 Введение 3 2 Технологические процессы изготовления биполярных интегральных схем 4 3 Технология ТТЛ 10 4 Описание микросхемы К155ИЕ9 17 5 Список использованных источников 25

1 Введение

Развитие технологии играет исключительную роль в создании высокого научно-технического уровня производства во всех областях народного хозяйства. Значимость технологии в производстве полупроводниковых приборов и интегральных микросхем особенно велика. Именно постоянное совершенствование технологии полупроводниковых приборов, начиная со времени создания первых транзисторов, привело на определённом этапе её развития к изобретению микросхем, а в дальнейшим к широкому их производству. Технология интегральных микросхем представляет собой совокупность механических, физических, химических способов обработки различных материалов (полупроводников, диэлектриков, металлов), в итоге которой создаётся интегральная микросхема. 2 Технологические процессы изготовления биполярных интегральных схем. Технологические процессы будут рассмотрены на примере соз­дания двух видов интегральных микросхем: малой степени интег­рации на основе биполярных транзисторов с изоляцией элементов р-n переходом и на основе изопланарной технологии. Биполярные микросхемы с изоляцией р-n переходом. Схема технологического процесса представлена на рисунке 1. В качестве исходных используются кремниевые подлож­ки с эпитаксиальной структурой р-n и скрытым n+-слоем. Термическое окисление проводится для получения на поверхности кремния пленки SiO 2 толщиной 0.8 мкм. На ней в процессе первой фотолитографии формируется защитная маска под локальную (разделительную) диффузию бора с целью созда­ния изолирующих областей р-типа. Окисление проводится в пото­ке кислорода с изменением его влажности в три этапа: сухой — влажный — сухой. При разделительной диффузии в качестве источника диффузанта используется ВВг 3. Диффузия проводится в две стадии. Ме­жду двумя стадиями с поверхности кремния удаляется боросиликатное стекло mB2O3-nSiO2 . Для травления используется плави­ковая кислота HF. В процессе второй стадии диффузии, проводи­мой, в отличие от первой, в окислительной среде, создается новая пленка SiO2, выполняющая в дальнейшем не только маскирую­щие, но и защитные функции. После разделительной диффузии образуются диффузионные слои р-типа с сопротивлением (2 ¸ 12) om/. Для создания транзисторной структуры в качестве источников диффузантов используются ВВг3 и РС13 (или РОС13). Диффузи­онный процесс получения базовой области проводится также в две стадии. На первой стадии создается сильно легированный тонкий слой р+-типа с сопротивлением около 90 Ом/. На этой стадии для удаления боросиликатного стекла используется химическое травление в растворе следующего состава: 10 частей HNO3, 15 частей HF и 300 частей Н2О. Рисунок 1 - Последовательность технологических операций изготовления биполярной микросхемы Этот раствор с высокой скоростью травит боросиликатное и фосфоросиликатное стекла, практически не разрушая SiO2. После удаления боросиликатного стекла прово­дится вторая стадия диффузии, в процессе которой толщина слоя увеличивается до (1.8 ¸ 2.2) мкм, а его удельное сопротивление (в результате перераспределения бора) повышается до (170 ¸ 200) Ом/. Поскольку вторая стадия проводится в окислительной среде, на поверхности кремния образуется пленка SiO2 толщиной около 0.4 мкм. На ее основе формируется маска для проведения локаль­ной диффузии при создании эмиттерной области. Толщина диффу­зионного эмиттерного слоя (1.0 ¸ 1.4) мкм, удельное сопротивление слоя (3 ¸ 5) Ом/. Электрическая разводка создается напылением алюминия, фо­толитографией и вжиганием алюминия в водороде при Т = 500° С. После всех процессов фотолитографии проводится химическая очистка по единой схеме: кипячение в смеси МН4ОН : Н2О : Н2О 2 ,(1 : 1 : 1), промывка в деионизованной воде. Технологический процесс изопланарной биполярной микросхе­мы. Последовательность технологических операций и стру­ктуры транзистора на различных этапах изготовления представле ны соответственно на рисунках 2, 3. В качестве подложек ис­пользуются слабо легированные пластины кремния с эпитаксиаль-ными слоями п-типа (концентра­ция примеси 1015 ¸ 1016 см~3 ) и скрытыми слоями n+-типа с по­верхностным сопротивлением (15 ¸ 50) О,м/œ. Уровень поверх­ности участков со скрытыми сло­ями ниже уровня остальной по­верхности подложки, что дает воз­можность после зпитаксиаль'ного наращивания совмещать рисунок скрытого слоя с рисунками в дру­гих слоях транзисторной струк­туры. При диффузионном введе­нии примеси в скрытые слои уг­лубления образуются за счет хи­мической реакции ангидрида при­меси с кремнием в области вскры­того в SiО2 окна; при ионном внедрении примеси — за счет разницы в скоростях окисления чистого кремния в области окна и окисленного кремния на ос­тальной поверхности при прове­дении в окисляющей атмосфере процесса разгонки внедренной примеси с одновременным отжигом радиационных дефектов. Первая группа технологических операций направлена на полу­чение электрической изоляции между элементами схемы. На по­верхности подложки термическим окислением создается пленка SiO2, на которую осаждается из парогазовой смеси пленка нитри­да кремния Si3N4, выполняющая роль маскирующего покрытия при локальном окислении кремния. Толщина пленки Si3 N4 0.1 мкм. Подслой Si02 толщиной 0.05 мкм является буфером между кремнием и нитридом кремния. Рисунок 2 - Последовательность технологических операций изготовления изопла-нарной биполярной микросхемы Его присутствие снижает механические напряжения в кремнии, вызванные высокой твердостью Si3N4, и тем самым снижает эффективность приповерхностной диффузии кислорода и вероятность образования структуры типа «птичий клюв». Первый процесс фотолитографии проводится с целью получе­ния рисунка изолирующих областей SiO2. Используя фоторезист (ФР) в качестве защитной маски плазмохимическим травлением во фторсодержащей плазме CF4 + O2 стравливаются пленки Si3N4, SiO2, а также часть эпитаксиального слоя, составляющая 0.55 его общей толщины. В этом случае происходит планаризация поверх­ности подложки, т. е. изолирующий слой SiO2 растет таким обра­зом, что его верхняя плоскость и поверхность кремния лежат в одной плоскости.

ФР — фоторезист Рисунок 3 - Структура биполярного тран­зистора на различных этапах изолланарлого процесса По завершении процесса фотолитографии фоторезист не уда­ляется и проводится ионное внедрение бора для создания р+-обла­стей, при этом маской при локальном внедрении выступают двух­слойная пленка SiO2+Si3 N4 и фоторезист. Толщина р+-слоя вы­бирается таким образом, чтобы часть этого слоя после термичес­кого окисления сохранилась под слоем SiO2 . Наличие сильнолеги­рованной р+-области под изолирующим слоем SiO2 препятствует образованию под ним поверхностного инверсионного канала. После удаления фоторезиста проводится локальное термиче­ское окисление для получения изолирующих областей SiO2, пере­крывающих по толщине весь эпитаксиальный слой. Пленка Si3N4 удаляется химическим травлением в горячей ортофосфорной кис­лоте. По завершении операций по созданию изоляции формируется транзисторная структура. Вновь проводится термическое окисле­ние и второй фотолитографией в слое фоторезиста создается ри­сунок базовых областей. При использовании фоторезиста в каче­стве маски проводится локальное ионное внедрение бора через пленку Si0 2. Внедрение примеси через пленку SiO2 ослабляет ка-налированный пучок ионов и снижает концентрацию радиацион­ных дефектов. Третьей фотолитографией создается рисунок кон­тактных окон. Размер области SiO 2, разделяющей в топологичес­ком плане области базы и эмиттера, выбирается соответствующим минимальному зазору, который может быть получен между метал­лическими контактами. Четвертая фотолитография формирует рисунок n+-областей эмиттера и коллектора. После плазмохимиче-ского травления SiO2 не снятый фоторезист является маской при локальном внедрении мышьяка. После удаления фоторезиста про­водится отжиг при Т = 900°С, активирующий мышьяк и устраня­ющий радиационные дефекты. Для получения омических контактов и электрической разводки между элементами на поверхность подложки наносится пленка алюминия и вжигается в водороде при Т = 500°С. Пятой литогра­фией формируется рисунок электрической разводки. Поверхность готовой микросхемы защищается пленкой SiN, получаемой в про­цессе плазмохимического осаждения при температуре 400 °С. 3 Технология ТТЛ На рисунке 4 показана схема самого распространенного логичес­кого элемента- основы серии К 155 и ее зарубежного аналога-серии 74. в-МТТЛ; б—СТТЛ; а-МмТТЛ Рисунок 4 - Принципиальные схемы первичных логических элементов ТТЛ Эти серии принято называть стандартными (СТТЛ). Логический элемент серии К155 имеет среднее быстродействие 1ад,р,ср = 13 нс и сред­нее значение тока потребления З мА. Таким образом, энер­гия, затрачиваемая этим элементом на перенос одного бита информации, примерно 100 пДж. Для обеспечения выходного напряжения высокого уровня Цвых > >2.5 В (как и в схеме на рис. 1.6, а) в схему на рис. 1.6,б потребовавлось добавить диод сдвига уровня VD4, падение напряжения на кото­ром равно 0.7 В. Таким способом была реализована совместимость различных серий ТТЛ по логическим уровням. Микросхемы на основе ин­вертора, показанного на рис. 1.6,б (серия К155), имеют очень большую номенклатуру, широко выпускаются, а серия продолжает развиваться. На рис. 1.6, а показан третий вариант ТТЛ первоначальной раз­работки—маломощный логический элемент (МмТТЛ). Он лежит в ос­нове отечественной серии К134 и зарубежной с названием 74L (здесь L —low — означает малое быстродействие и одновременно малое по­требление тока питания). Этот элемент потребляет мощность питания примерно 1 мВт при среднем времени задержки распространения 1зд,р,ср==33 нс, что соответствует энергии, потребляемой на перенос еди­ницы информации Эпот = 33 пДж. Номиналы резисторов в этом логическом элементе относительно велики. Сейчас эти серии не развиваются. В конце 70-х годов микросхемы ТТЛ первоначальной разработки стали активно заменяться на микросхемы ТТЛШ, имеющие во внутренней структуре р-п переходы с барьером Шотки. Напомним, что эффект Шотки снижает пороговое напряжение открывания кремниевого диода от обычных 0.7 В до 0.2...0.3 В и значительно уменьшает время жизни неосновных носителей в. полупроводнике. Эффект основан на том, что в р-n переходе или рядом с ним присутствует очень тонкий слой металла, богатый электронами — свободными носителям. Сложности практического освоения технологических процессов изготовления полупроводниковых структур с эффектом Шотки, однако, были очень велики. В основе транзистора с переходом Шотки (транзистора Шотки, ТШ) находится известная схема ненасыщаемого РТЛ-ключа (рисунок 5, а). Рисунок 5 - Ненасыщаемый элемент РТЛ (а), транзистор с диодом Шотки (б) , символ транзистора Шотки (в) Здесь транзистор удерживается от перехода в режим глубокого насы­щения с помощью дополнительной нелинейной входной цепи с диодом. Обычный базовый резистор Rg здесь составлен из двух: Rci и Rgz-Если на вход данного элемента РТЛ от переключателя S1 поступает напряжение высокого уровня, через резистор Rg; течет входной ток 1. Номиналы Rd и Код нетрудно рассчитать так, чтобы пороговое напряжение открывания диода Uпор оказалось бы меньше, чем падение на­пряжения на резисторе Rgg, т. е. IgRga. Здесь символом Ig обозначен предельный, близкий к насыщающему базовый ток транзистора VT1. Если диод VD1 откроется, через него потечет избыточный входной ток который теперь минует базу транзистора и получит путь для стекания в землю через промежуток транзистора коллектор — эмиттер. Если от переключателя S1 подать входное напряжение низкого уровня (ноль потенциала), ток прекратится и транзистор практиче­ски без задержки перейдет от насыщения к состоянию отсечки (т. е. вы­ключится, разомкнется), так как он находился ранее на грани линейного и насыщенного режимов. Подругому, в объеме его базовой области, как в микроскопическом аккумуляторе, не были накоплены избыточные заряды. Отметим, что поскольку напряжение между базой и коллек­тором удерживалось на уровне нескольких десятых долей вольта (диод VD1 обычный, кремниевый), напряжение низкого выходного уровня для элемента РТЛ с ограничением тока насы­щения (рисунок 5, а) может увеличиться до 1 В (вместо 0,3 В при на­сыщаемом ключе). В схеме на рисунок 5,б транзистор VT1 удерживается от перехода в насыщение шунтирующим диодом Шотки VD1 с низким порогом открываиия. Здесь напряжение = О.З В, поэтому напряжение U повысится мало. На рисунке 5, в предыдущая схема заменена еди­ным символом—транзистором Шотки. Этот транзистор не переходит в глубокое насыщение, у него очень мало время рассасывания накоп­ленных в базе носителей. Логические элементы на основе транзисто­ров Шотки имеют очень малое время задержки отключения. На основе транзисторов Шотки в начале 70-х годов были выпуще­ны первые микросхемы двух основных современных серий ТТЛ. На рисунке 7, а показана схема высокоскоростного логического элемента, применяемого как а-ТТЛШ; 6-МмТТЛШ Рисунок 6 - Принципиальные схемы логических элементов с переходом Шотки: основа микросхем серии К531. Аналогич­ная зарубежная серия называется 74S; здесь S — начальная буква фа­милии немецкого физика Шотки (Schottky), открывшего физический эф­фект, оказавшийся для электроники столь важным. В этом элементе вместо эмиттерного резистора (см. R3 на рисунке 5, а) для улучшения формы импульса использован нагрузочный гене­ратор тока—транзистор VT4 с резисторами R4, R5. Отметим, что номиналы остальных резисторов в элементах серий К131 и К531 (сравни­те рисунок 4,а и 6,а) почти одинаковые. Из-за этого близки значения мощности потребления Рпот, однако время 1ад,р,ср для инвертора серии К531 снижено до 3 нс, что обусловило потребление энергии на 1 бит ин­формации Энoтss;19•3=57 пДж. На рисунке 6,б показана схема элемента, на котором основаны микросхемы серии К555. Аналогичная зарубежная серия имеет название74LS (т. е. low Schottky — что можно трактовать как экономичная се­рия с применением переходов Шотки). Для Микросхем серии К555 мощ­ность, потребляемая одним элементом, Рпот =2 мВт ,поэтому потребляемая энергия переключения Эяот =19пДж. В электрической схеме элемента серии К555 вместо многоэмиттерного транзистора использована матрица диодов Шотки. Микросхемы серии К555, как нетрудно видеть из Сравнительной таблицы параметров, по быстродействию соответствуют серии К 155 (потребляе­мый ток уменьшен в пять раз!), по экономичности уступают микросхе­мам серии К134 (I мВт) всего в 2 раза, но в итоге потребляют энер­гию на перенос 1 бита информации в 1,5 раза меньше. Сейчас микросхемы серии К555 вытеснили из аппаратуры серию К134 и по мере наращива­ния номенклатуры служат эффективной заменой для микросхем самой массовой, стандартной серий К155. Микросхемы серии К531 потребляют энергию на перенос 1 бита, в 2,3 раза меньшую, чем у микросхем старой серии К131, из-за чего она также стала неперспективной.. Логические уровни и до­пустимые напряжения на входах и выходах микросхем этих серий от­личаются незначительно. Однако для микросхем серий К155 и К531 ве­лики входные токи низкого уровня 1 соответственно 1,6 и 2,0 мА для одного входа. Сила этого тока для микросхем серии К555 и К1531 в 3—4 раза меньше. Допустимый стекающий выходной ток низкого уров­ня для серии К531 в 2,5 раза больше, чем для серии К555. Кроме того, в составе каждой серии выпускаются так называемые буферные логические элементы, допустимый ток 1 для которых увеличен еще примерно в 3 раза. Рассмотрим другой крайний случай взаимного применения микросхем ТТЛ. Буферный выход (самый мощный среди ТТЛ) микросхемы серии К531 может обеспечить стенание входного тока от 150 логических эле­ментов серии К555 (1вых —150 ¸ 60 мА). Отметим, что буферный элемент серии К555 имеет более высокую нагрузочную способность, чем простой выход мик­росхемы серии К531. При совместном использовании микросхем ТТЛ высокоскоростных, стандартных и микромощных следует учитывать, что микросхемы се­рии К531 дают увеличенный уровень помех по шинам питания из-за больших по силе и коротких по времени импульсов сквозного тока корот­кого замыкания выходных транзисторов логических элементов. Часть печатной платы с микросхемами серии К531 должна иметь отдельные, очень низкоомные шины питания. Токоведущие сигнальные дорожки должны быть кратчайшими, чтобы не излучались помехи. Серии с повышенными входным и выходным сопротивлениями (на­пример, К555) более чувствительны к помехам-наводкам и к помехам по питанию, чем мощные серии. Маломощную часть устройства требу­ется защитить экраном и заградительными фильтрами по питанию. Проводники на печатной плате, по которым передаются выходные сиг­налы микросхем серии К531, не должны проходить рядом с токоведу-щими дорожками входных сигналов микросхем серии К555. При совме­стном применении микросхем серий К155 и К555 помехи невелики. Выходы однокристальных, т. е. расположенных в одном корпусе, логических элементов ТТЛ, можно соединять вместе. При этом надо учитывать, что импульсная помеха от сквозного тока по проводу пита­ния пропорционально возрастет. Реально на печатной плате остаются неиспользованные входы и даже микросхемы (часто их специально «закладывают про запас») Такие входы логического элемента можно сое­динять вместе, при этом ток 1 не увеличивается. Однако для элемен­тов серии К555 входы соединять не следует, чтобы не повышалась паразитная входная ёмкость элемента. На неиспользуемые входы можно подать напряжение высокого уровня от выхода свободного логическо­го элемента, заземлив при этом его вход. Как правило, микросхемы ТТЛ с логическими функциями И, ИЛИ потребляют от источников питания меньшие токи, если на всех входах присутствуют напряжения низкого уровня. Из-за этого входы таких не­используемых элементов ТТЛ следует заземлять. 4 Описание микросхемы К155ИЕ9 Таблица – 1. Электрические параметры микросхемы К155ИЕ9
ПараметрЗначение

Режим

изменения

I0,мА

I1,мА

U0

U1

Вход 2 – выход 14,13,12,11

в режиме счёта

в режиме записи

Вход 2 – выход 15

Вход 10 – выход 15

Вход 1 – выход 14

Вход 1 – выходы 13,12,11

Вход 2 – выход 14

в режиме счёта

в режиме записи

Вход 2 – выход 15

Вход 10 – выход 15

Вход 2 – выходы 13,12,11

в режиме счёта

в режиме записи

101

94

0.4

2.4

23

29

35

16

38

38

20

25

35

16

20

25

1.2

1.2

1,3,4

1,3,5

1.6

1.6

1.6

1.6

1.6

1.6

1.6

1.6

1.6

1.6

1.6

1.6

Примечание: Т = 25 0С. Таблица – 2. Предельно допустимые электрические режимы эксплуатации (К155)

Т = -10 ¸ +70 0С

Кратковременное (в течении до 5 мс) максимальное напряжение питания – 7 В

Максимальное напряжение источника питания – 6 В

Минимальное напряжение на входе микросхемы – 0.4 В

Максимальное напряжение на входе микросхемы и между эмитерами – 5.5 В

Минимальное напряжение на выходе микросхемы – 0.3 В

Рисунок 7 – Цекалёвка микросхемы Таблица – 3. Обозначение входов и выходов
N выв.НазначениеN выв.Назначение
1Вход установки

9

Вход разрешения за-
2Вход синхронизацииписи U2
3Вход информационный10Вход разрешения пе-
4Вход информационныйреноса Р1
5Вход информационный11Выход 4 разряда
6Вход информационный12Выход 3 разряда
7Вход разрешения13Выход 2 разряда
счета U114Выход 1 разряда
15Выход переноса
8Общий16Ucc
Микросхема К155ИЕ9 – декадный двоично – десятичный счетчик. Он запускается положительным перепадом тактового импульса и имеет синхронную загрузку (предварительную установку каждого триг­гера). Несколько счетчиков ИЕ9 образуют синхронный многодекадный счетчик. Сброс всех триггеров асинхронный по общему входу сброса R. Принципиальная схема высокоскоростного синхронного счетчика от­личается внутренней логикой ускоренного переноса и тем, что все триг­геры получают перепад тактового импульса одновременно. Изменения выходных состояний триггеров совпадают по времени, поэтому в выход­ных импульсных последовательностях нет пиковых помех (клыков). За­пускающий тактовый фронт импульса – положительный, причем для варианта этой микросхемы с переходами Шоттки буферный элемент так­тового входа имеет порог Шмитта с гистерезисом Т400 мВ, что уменьшает чувствительность к импульсным помехам, а так­же обеспечивает устойчивое переключение триггеров при медленно на­растающем перепаде тактового импульса. Счетчик ИЕ9 – полностью программируемый, поскольку на каждом из его выходов можно установить требуемый логический уровень. Та­кая предварительная установка происходит синхронно с перепадом так­тового импульса и не зависит от того, какой уровень присутствует на входах разрешения счета СЕР и СЕТ. Напряжение низкого уровня, по­ступившее на вход параллельной загрузки РЕ, останавливает счет и разрешает подготовленным на входах DO—D3 данным загрузиться в счетчик в момент прихода следующего перепада тактового импульса (от уровня Н к В). Сброс у счетчика ИЕ9 – асинхронный. Если на общий вход сброса R поступило напряжение низкого уровня, на выходах всех четырех триг­геров устанавливаются низкие уровни независимо от сигналов на вхо­дах С, РЕ, СЕТ и СЕР. Внутренняя схема ускоренного переноса необхо­дима для синхронизации многодекадной цепи счетчиков ИЕ9. Специаль­но для синхронного каскадирования микросхема имеет два входа разре­шения: СЕР (параллельный) и СЕТ (вспомогательный, с условным на­званием «трюковый»), а также выход ТС (окончание счета). Счетчик считает тактовые импульсы, если на обоих его входах СЕР . и СЕТ напряжение высокого уровня. Вход СЕТ последующего счетчика 'получает разрешение счета в виде напряжения высокого уровня от вы­хода ТС предыдущего счетчика. Длительность высоких уровней на вы­ходе ТС примерно соответствует длительности высокого уровня на выходе QO предыдущего счетчика. На рисунке 8, в показана схема соединения четырех микросхем ИЕ9 в быстрый синхронный 16-разрядный счетчик. Для счетчиков ИЕ9 не допускаются перепады от высокого уровня к низкому на входах СЕР и СЕТ, если на тактовом входе присутствует напряжение низкого уровня. Нельзя подавать положительный перепад на вход РЕ, если на тактовом входе присутствует напряжение низкого уровня, а на входах СЕР и СЕТ — высокого (во время перепада или пе­ред ним). Сигналы на входах СЕР и СЕТ можно изменять, если на так­товом входе С присутствует напряжение низкого уровня. Когда на входе РЕ появляется высокий уровень, а входы СЕ не активны (т. е. не ис­пользуем СЕР и СЕТ и на них остается низкий уровень), то вместе с последующим положительным перепадом тактового импульса на выхо­дах QO—Q3 появится код от входов DO—D3. Запуская напряжениями высокого уровня входы СЕТ и СЕР во вре­мя низкоуровневой части тактового периода, получим на выходах на­ложение кодов загрузки и внутреннего счета. Если во время низкоуров­невой части периода тактовой последовательности на входы СЕТ, СЕР и РЕ поданы положительные перепады, нарастающие от низкого уровня к высокому, тактовый перепад изменит код на выходах QO—Q3 на по­следующий. При входных сигналах высокого уровня счетчик К155ИЕ9 (74160) потребляет ток питания 94 мА, К555ИЕ9 (74 LS160A) 32 мА; если все выходные сигналы имеют низкий уровень, то 101 и 32 мА соответствен­но. Максимальная частота счета 25 МГц. Время распространения сигна­ла от входа С до выхода ТС («Счет закончен») составляет 35 и 27 нc, а время сброса (от входа R до выходов Q) 38 и 28 не для обычного ис­полнения и варианта Шоттки. Режим работы счетчика ИЕ9 можно выбрать согласно таблице 4. На выходе ТС появится напряжение высокого уровня, если выходной код счетчика ВННВ (т. е. 9), а на входе СЕТ напряжение высокого уровня. Таблица – 4. Режимы работы счетчика И Е9
ВходВыход
Режим
RсСЕРСЕТРЕDnOnте
СбросНхXх

х

хНН
ПараллельнаяВ­X .X.НиНН
ЗагрузкаВ­XхНвВВ
Счетв­вввхСчетВ
ХранениевXНхвх

gn

В
вXхНвх

gn

В
Примечание: X – схема безразлична к любым сигналам на данном входе; ­ - положительный запускается перепад (фронт) на тактовом входе; g – состояние выходов перед приходом тактового импульса(перепада); R – асинхронный сброс данных тригера, счётчика; С – вход тактовых импульсов; Сер – вход параллельного наращивания числа разрядов счётчика; Сет – «трековый» вход разрешения счёта,необходимый при наращивании разрядности счётчика; РЕ – вход разрешения параллельной загрузки; Dn – вход данных тригера, счётчика (n – порядок входа); Qn – окончательные выходные уровни; ТС – выход окончания счёта. Рисунок 9 – Осциллограммы счётчика К155ИЕ9 5 Список использованных источников 1. Шило В.М. Полярные цифровые микросхемы.- М.: Радио и связь, 1989,-352 с. 2. Берёзин А.С. Технология конструирования интегральных микросхем.- М.: Радио и связь, 1992, -320 с. 3. Черняев В.М. Технология производства интегральных микросхем. – М.: Радио и связь, 1987, -464 с.